## 9日本国特許庁(JP)

⑪特許出願公開

# 四公開特許公報(A)

平1-166556

⑤Int.Cl.⁴

識別記号

庁内整理番号

匈公開 平成1年(1989)6月30日

H 01 L

29/46 21/28 29/80

301 H-

H-7638-5F H-7638-5F F-8122-5F

審査請求 未請求 発明の数 2 (全5頁)

❷発明の名称

n型GaAsオーム性電極およびその形成方法

②特 願 昭62-323981

**塑出** 願 昭62(1987)12月23日

⑫発 明 者

光 廣

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

⑫発 明 者

栄 二

東京都千代田区神田駿河台4丁目6番地 株式会社日立製

作所内

外1名

⑫発 明 者

水 田

矢ノ倉

森

博

健 之

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

⑫発 明 者

比 留 間

「F对中央研究所入

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

⑪出 願 人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

最終頁に続く

明細の

1. 発明の名称

n型GaAsオーム性電極およびその形成方法

- 2. 特許請求の範囲

  - 特許請求の範囲第1項記載のn型GaAsオーム性電極において、上記IV族元素あるいはVI 族元素はGe, Si, SnあるいはTe, Se,
     Sであるn型GaAsオーム性電極。
  - 3. 特許請求の範囲第1項記載のn型GaAs性 電極において、上記V族元素は、P, As, Sbであるn型GaAsオーム性電極。

あるいはその硅化物層、窒化物層を少なくとも 積層した後、Inの融点以上で、かつGeの融 点以下の温度で熱処理する工程を含むことを特 徴とするn型GaAsオーム性電極の形成方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はn型GaAsに対するオーム性電極に係り、特に低接触抵抗で平坦性が良く、Aa(アルミニウム)系配線とも容易に接続可能な電極構造に関する。

〔従来の技術〕

従来のオーム性電極としては、一般的にAu/Ni/AuGe(金/ニッケル/金・ゲルマニウム合金)が用いられていた。例えば、ソリッド・ステート・エレクトロニクス、第25巻、1982年、第1063~1065頁(Solid State Electronics, Vol. 25, pp1063~1065(1982))におけるMarshall I.Nathan及びMordehai Heiblumによる「An Improved AuGe Ohmic Contact Ton-CaAs」と題する文献におい

て論じられている。

即ち、GaAs MESFET (Metal-Semiconductor Field Effect Transistor) 等のGaAs 半導体装置においてはオーム性電極形成予定領域のn型 GaAs 表面上に上記の三層膜を被着し、AuGe合金の共晶温度(356℃)以上の温度で熱処理する。この熱処理によつてGaAsとAuGeを合金化し、その冷却過程で再結晶化したGaAs中に高濃度のGeを含有させる。こうして電極一半導体界面には、Geドナー不純物を多量に含有する層が形成され、オーム性が得られる。

しかし、熱処理を行なうと電極表面に凹凸が生じ、平坦性を損なうことがしばしばあつた。また電極形成後400℃以上の熱処理を加える工程があると、合金化反応が過剰に進行し、平坦性および接触比抵抗が劣化する。さらにFETのゲート電極にAaを用いた場合、特に集積回路の如くがートで個とオーム性電極であるAu系のソース・ドレイン電極との相互接続を必要とする場合は、よく知られるAa-Auの合金反応(パープルプ

WSiz,TiN等を連続的に被着する。被着法としては真空蒸着法,クラスタイオンピーム蒸着法,スパツタ蒸着法等があり、実際はこれらの組合わせを用いる。この多層膜を、Inの触点以上で短時間の熱処理、例えば1秒~100秒の間の時間を用いて行なうと平坦性の優れた、接触比抵抗の小さな良いオーム性電極が形成される。

これまで n 型 G a A s 上に 電極を形成する場合 について述べてきたが、 n + 型 G a A s 上に形成 しても同様の作用・効果があることは 言うまでも ない。

### (作用)

レーク)により、信頼性の点で問題があつた。 〔発明が解決しようとする問題点〕

上記従来技術では、AuGe系をはじめとするAu合金を用いるオーミック電極の場合は、オーム性の熱劣化、平坦性の感さ、Au配線との相互接続の困難性の問題があつた。

#### (問題点を解決するための手段)

上記目的は、第1図に示す如くn型GaAs別11上に第1層12としてInあるいはGaAsにとつてドナ不純物となるIV族あるいはVI族元素、則ちGe,Si,Sn,Te,Se,SとInの合金を、第2層13としてGeとドナ不純物であるP,As,Sbとの合金を、第3周14として高融点金属、例えばTi,Mo,W,Ta,Hf

部分が溶融するため、高ドナ不純物濃度の n+型 InGaAs **関15となる。また第1 周12** の In 圏にⅣ族元業又はⅥ族元素、例えば、Si, Ge, Sn又はTe, Se, Sが含有されている 場合は、これらもドナ不純物となつて n+ 型 InGaAs間15の形成に役立つ。第2周13 GeとV族元素の合金層にはInが一部分とけ込 みGa層中でアクセプタ不練物となるが、あらか じめ過剰に加えられたドナ不純物、即ち、P, AsあるいはSbによつて補償されn+ 型Ge層 ができる。第3周14高融点金属層は熱処理によ るポールアツブを防止し平坦性化を保つとともに 金鳳導通暦としての役割を果たす。高融点金鳳と しては、Ti、Mo、W、Ta、Hf等を用いる。 またこれらの硅化物TiSia, MoSia, WSi2, TaSi2, HfSi2 等や、窒化用 TiN, MoN, WN, TaN, HfN等を用い ても同様の効果が得られる。

熱処理方法としては、水素, 窒素あるいはアルゴンのような不活性なガスの雰囲気中で行なう。



温度範囲は第1月11のInあるいはIn合金層がGaAsと合金化する一方で、第3月14の高融点金属あるいはこれらの硅化物、窒化物が融けないように少なくともGeの融点以下を用いる。 然処理時間は1秒から100秒程度の短時間で行なうことにより、合金化が第3周までに達しないようにする。

以上まとめると、n型GaAs11上に、GaAsより禁止帯幅の小さいn+InGaAs 暦15、n+Ge 暦16が形成されて良好なオーム性電極ができる。またAu合金暦は用いないので、Aa系の配線材料との接続も容易であり、高信頼性が得られる。

#### 〔 実施例〕

以下、本発明の実施例を図により説明する。 実施例1

第3図を用いて説明する。

(1) 半絶縁性GaAs基板30上にn型GaAs
 31 (キヤリア濃度3×10<sup>17</sup>cm<sup>-3</sup>, Siドープ), n+型GaAs32 (キヤリア濃度2×

次に600で $\sim750$ でで1秒 $\sim5$ 秒間熱処理を行なう。この間にIn 層は溶解しIn Ga As 合金 B38 が形成される。この時接触比抵抗は $2 \times 10^{-5}$   $\Omega$  - Cd であり、電極の凹凸は50 A以下と良好であつた。

(4) リソグラフィー技術により絶縁膜 1 4 のゲート電極部を開孔し、続いて n + 型 G a A s 層と n 型 G a A s 層の一部の深さまで G a A s をエッチング除去する(第 1 図 (d))。

A 4 / T i 厚さ8000 A / 500 A を真空 蒸着後、リフトオフ法により、ゲート電極39 を形成する。このとき同時にソース・ドレイン 電極のポンデイングパツドをA 4 / T i により 形成することが可能である。

以上は本発明を用いたGaAsMESFETについての例であるが、この他 GaAs 集積回路に用いることが可能である。

### 実施例2

実施例1の(2) において第1月34にInー
Te合金(組成比95:5at%) 100Åを用

1 0 1 8 cm - 8, Siドープ)をエピタキシヤル成長したウエハを用意する。この他半絶様性Ga Aa 基板ヘイオン打込みにより、これらの層を形成したウエハを用いても良い。次に絶縁層33、例えばCVD Si O a 膜を被着し、通常のホトリソグラフイー技術を用いてソースおよびドレイン電極(オーム性電極)を形成する領域に開孔した(第1図(a))。

- (2) 該ウエハ上に室温でクラスタイオン蒸着あるいは真空蒸着により第1 層34 Inを100 A 被着した。次に第2 層35 Ge Sb 合金を350 A 被着した。この時には二元蒸着を用い、組成比は3:1を用いた。最後に第3 層36 Tiを1500 A 被着した(第1 図 (b))。
- (3) ソース・ドレイン電極 3 7 のパターンをホトリソグラフイー技術により形成する。 Tiと Ge Sb 合金の不要部分の除去には CF。 ガスによるドライエツチング法を、 In 層の除去には希塩酸によるウエツトエツチング法を用いた (第1図(c))。

いた場合、接触比抵抗は 6 × 1 0 <sup>-6</sup> Q ー 温が得られ、 I n 単独で用いるよりも良好なオーミック電極が形成された。

#### 〔発明の効果〕

本発明によれば、オーム性電極の接触比抵抗が 10<sup>-8</sup>~10<sup>-8</sup>Qーで過程度の小さな値が得られる。 又従来のAu/Ni/AuGe電極に比べて電極 の平坦性は50人以下と良好である。さらにAu 合金を用いない電極なので、A&系の配線材料と 高信頼性の接続が可能であり、特にGaAs集積 回路のA&ゲート電極とソース・ドレイン電極間 の配線に際し、好都合である。

また本発明はn型GaAsについて述べてあるが、n型GaAsAs,n型GaAsP等の結品材料についても同様の効果がある。

#### 4. 図面の簡単な説明

第1図は本発明によるオーム性電極の断面図、 第2図は従来法によるオーム性電極断面図および 第3図は本発明のオーム性電性形成法を用いた GaAsMESFETの製造工程の断面図である。


年1-166556(4)

11,31…n型GaAs、12,34…第1房, In 層あるいはIV 族又はVI 族元濲を含有する In 問、13,35…第2層,V 族元素を含有する Ge層、14,36…第3層,高融点金属層ある いはその硅化物層, 窒化物層, 15,38 mn+ 型InGaAs間、20,30…半絶線性GaAs、 22 ··· G e 膜、23 ··· 金属膜、21,32 ··· n+ 型 G a A s 層 、 3 3 … 絶 縁 膜 、 3 7 … ソース・ド レイン電極、39…ゲート電極。

代理人 弁理士 小川勝原





#### 図 第2




20 半絕緣性GaAs基板

- 21 小型GaAs原 22 M·型Ge屬
- 23 金属膜





- 川 加型 GaAs
  12 第1層. Im層あるいはIV族元素又は
  マステス素を含有するIm層
  は 第2層. ア族元素を含有するGe層
  は 第3層. 高融点金属層又はその延化物層
  至化物層
- 15 Nt型InGaAs 20 半絶縁性GaAs



第1頁の続き

切発 明 者 高 橋

進 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内 (54) SEMICONDUCTOR EL

(11) 1-166555 (A) (43) 30.6.1989 (19) JP


(21) Appl. No. 62-326095 (22) 22.12.1987

(71) CANON INC (72) HARUNORI KAWADA(6)

(51) Int. Cl<sup>4</sup>. H01L29/28,H01L21/363,H01L29/86

PURPOSE: To improve thermal stability, durability and workability by alternately laminating a thin organic polymer film and a thin inorganic film on a substrate to construct a periodic laminated structure, and forming the laminated structure in a superlattice structure of the repetition of a heterojunction.

CONSTITUTION: A metal (base electrode) 9, a monolayer lamination 10, metal 11, a monolayer lamination 12 and metal (upper electrode) 13 are laminated on a substrate 2 to construct a periodic laminated structure, thin organic polymer films having insulation and thin inorganic films having conductivity or semiconductivity which are alternately laminated have a heterojunction, and the laminated structure has a superlattice structure of the repetition of the heterojunction. With this structure, mechanical strength, solvent resistance and heat resistance are improved, a preferable heterojunction is easily obtained, and the heterojunction is repeated thereby to construct an artificial periodic structure and a superlattice structure having high degree of freedom of materials.



42.41: leading electrode

(54) N-TYPE GaAs OHMIC ELECTRODE AND FORMATION THEREOF

(11) 1-166556 (A) (43) 30.6.1989 (19) JP


(21) Appl. No. 62-323981 (22) 23.12.1987

(71) HITACHI LTD (72) MITSUHIRO MORI(4)

(51) Int. Cl. H01L29/46, H01L21/28, H01L29/80

PURPOSE: To reduce a specific contact resistance by laminating an In layer or an In layer containing group IV or VI element, a Ge layer containing group V element, a high melting point metal or the like layer on an N-type GaAs layer, and heat treating it at a predetermined temperature.

CONSTITUTION: An N-type GaAs layer 11 is continuously covered with an In layer or an alloy layer 12 of In or group IV or VI element and the In, a Ge layer 13 containing group V element, and a high melting point metal or its silicide or nitride layer 14, and heat treated at a temperature above the melting point of the In and below the melting point of the Ge for a short time. The layer 12 is alloyed with the N-type GaAs of the boundary by the heat treatment, and the InGaAs alloy having smaller forbidden band width than that of the GaAs is precipitated. Part of the layer 13 is melted in the InGaAs layer to become a high doner impurity concentration N+ type lnGaAs layer 15, the In is partly melted in the layer 13 to form an N<sup>+</sup> type Ge layer, thereby forming a preferably ohmic electrode.



a: heat treatment

(54) SEMICONDUCTOR DEVICE

(11) 1-166557 (A) (43) 30.6.1989 (19) JP

(21) Appl. No. 62-323989 (22) 23.12.1987

(71) HITACHI LTD (72) TOSHIYUKI USAGAWA

(51) Int. Cl4. H01L29/72,H01L29/205,H01L29/80

PURPOSE: To shorten a collector running time by forming a semiconductor layer having a reverse conductivity type to that of a semiconductor layer for supplying secondary carrier in such a manner that the semiconductor layer for supplying the carrier is interposed between both sides.

CONSTITUTION: P.N junctions between an N-type Al, Ga1-xAs layer 13, a P-type GaAs layer 12 and an A/GaAs layer 17, an N-type A/xGa1-xAs layer 16 are depleted, and two-dimensional electron gas 30 is formed on an undoped GaAs 15 region. Thus, a collector depletion layer is determined by the sum of the thicknesses of the layers 14, 13 and the P-type GaAs (or A/GaAs) depletion layers extending therein, the collector depletion layer can be reduced in thickness by enhancing the concentration NA of the P-type GaAs (or the A/GaAs) thereby to reduce a collector running time, thereby realizing the cutoff frequency of high frequency.

